<!--go-->

1nm是什么概念？用对比就很清晰了，一个硅原子才0.384nm。1nm都没有三个硅原子合在一起大，也就是说，1nm芯片晶体管结构中栅极的线宽，仅够两个硅原子并列，三个都挤不下。

从当前的理论来看，1nm芯片已是硅基芯片的理论极限了，因为到了这个制程工艺，量子隧穿的效应将无法避免，简单来说，就是电子会从一个晶体管无法控制地跑向另一个晶体管，使得晶体管的“0”和“1”状态混乱起来，导致该晶体管失效，芯片也就自然无法正常工作。

其实在7nm制程时，量子隧穿效应已有一定机率出现了，只是通过特殊的新结构来解决罢了，但这样的结果就功耗加大，芯片发热量增加。

而且这样的新结构到了1nm时，因为量子隧穿效应的发生率太高而失效，能耗与发热量都超过了可以接受的范围。

当然，理论是不断地进化的，据说IBM与三星在不久前就声称研究出了所谓的“VTFET技术”，即“垂直传输场应晶体管技术”，以垂直方式堆叠晶体管，让芯片的电流以垂直的方式进行流通，以此减少量子隧穿效应，进而将硅基芯片的制艺推进到1nm以内。

然而这更像是拿着不完善的实验室数据来吹嘘，提前吸引市场关注、提振股价，距离实验室出成果还有遥远的距离。

Loading...

未加载完，尝试【刷新】or【关闭小说模式】or【关闭广告屏蔽】。

尝试更换【Firefox浏览器】or【Chrome谷歌浏览器】打开多多收藏！

移动流量偶尔打不开，可以切换电信、联通、Wifi。

收藏网址：www.sadfunsad.com

(＞人＜；)